招聘崗位
-
收起更多PDK/AE/PE
崗位職責：
1、定義和開發(fā)物理驗證和可制造性工具（DRC/LVS/DFM等）用戶編程語言；
2、為物理驗證和可制造性工具（DRC/LVS/DFM等)提供功能定義和驗證；
3、相關runset開發(fā)流程和QA流程，
4、解析和協(xié)調客戶需求。
5、掌握和跟蹤相關產品市場整體情況與動向，及具體應用。
6、有機會參與新產品新功能研發(fā)，延伸對半導體產業(yè)鏈的覆蓋，拓展職業(yè)空間
任職要求：
（可base：深圳／上海／武漢，各職級開放，薪資面議）
1、微電子、物理、計算機等相關專業(yè)；
2、熟悉28納米及以下工藝節(jié)點（22/16/14/12/7nm等）的各工具相關細節(jié)，工藝需求，開發(fā)與應用；
3、熟悉主流EDA工具（比如物理驗證工具DRC/LVS/DFM等，其他亦歡迎）用戶編程語言。
-
收起更多C++開發(fā)工程師
崗位職責：
1、負責集成電路計算機輔助設計（EDA）軟件開發(fā)；
2、負責相關工具和算法的開發(fā)及優(yōu)化，調試軟件出現的相關問題、編制單元測試；
3、和團隊成員協(xié)同解決技術難題。
崗位要求：
1、統(tǒng)招本科及以上學歷，碩士優(yōu)先；電子與計算機工程、軟件工程、電子工程、應用數學、應用物理或其他相關專業(yè)；
2、 熟練使用 C/C++編程，掌握Linux開發(fā)環(huán)境；
3、熟悉數據結構和算法分析。
加分項：（滿足其中一項即可）
1、有幾何/并行計算相關項目經驗；
2、有機器學習/深度學習相關項目經驗；
3、有基于線段或圖像/圖形的算法開發(fā)經驗；
-
收起更多高級DFT工程師
崗位職責：
1. 從事數字芯片的DFT設計工作；
2. 側重于數字芯片DFT設計流程開發(fā)，在主流EDA工具的基礎上二次開發(fā)流程，提升生產效率，支撐工程項目；
3. 開發(fā)環(huán)節(jié)包括DFT設計的全部相關環(huán)節(jié)，包括而不限于logic insertion，pattern generation，verification，diagnose，yield等；
4. 開發(fā)各種流程小工具，包括而不限于各種工業(yè)標準格式解析器，JTAG相關工具等；
崗位要求：
按照優(yōu)先級從高到低：
1. 有DFT設計經驗，工程項目經驗，或者流程開發(fā)經驗皆可；
2. 有芯片開發(fā)經驗，熟悉數字芯片開發(fā)流程；
3. 精通python語言，TCL語言，或者精通任意一門編程語言并能夠快速學習其它語言；
4. 學習能力強，自主性強；
5. 計算機專業(yè)，或電子工程專業(yè)；
-
收起更多DFT工程師
崗位職責：
1、完成DFT設計，包括Lbist, mission mode，scan, memoryBIST/BISR, IJTAG network, boundary scan 等；
2、完成DFT相關仿真驗證與分析技術；
3、負責DFT測試向量生成和交付；
4、參與DFT設計方法學研究，優(yōu)化DFT流程；
崗位要求：
1、微電子、通信、自動化、計算機專業(yè)優(yōu)先，有相關經驗的理工科即可；碩士一年及以上工作經驗，本科2年及以上工作經驗優(yōu)先；
2、熟悉Unix/Linux環(huán)境，掌握Perl/TCL/Python等腳本語言；
3、具有DFT專業(yè)技能，學習過數字電路，了解DFT基本概念；
4、具有獨立工作能力和學習能力，有較強的團隊合作能力，溝通能力，工作嚴謹細致，有責任心；
-
收起更多半導體技術研究/半導體技術專家
崗位要求：
1、熟悉新產品導入（NPI,NTO），具有良率提升（yield ramp-up, bring-up）經驗，了解量產(mass production)階段的良率管理關注；
2、熟悉平面工藝和FinFET工藝節(jié)點(16nm以下)；
3、熟悉半導體良率分析領域各類數據和分析方法；
4、理解先進工藝制程制造端良率問題的可能來源與機制，及改進方法；
5、跨領域技術融合與交流合作。
以下（之一或多項）如有積累更佳：
1、器件Device，TCAD，spice model，fail modes/modeling；
2、芯片設計與制造和測試的產品工程流程；
3、流片前后，面向芯片綜合實現的評估、驗證、集成優(yōu)化；
4、良率分析涉及的軟件系統(tǒng)和工具。
簡歷投遞：zhaopingwx@gwxeda.com
